




POLITÉCNICA

PROGRAMACIÓN HARDWARE RECONFIGURABLE

Tema 3: Metodología de diseño de sistemas digitales con lógica reprogramable

UPM
DSI
ETSISI

OBJETIVO DE LA ASIGNATURA

Se parte de un marco:

- Teórico: álgebra de Boole y circuitos combinacionales.
- Tecnológico: puertas lógicas estándar TTL y CMOS.

Que se necesita:

- Lógica combinacional.
- Lógica secuencial (memoria).
- Componentes que implementen esa lógica.
- Metodología de diseño. **LO NUEVO**



¿Adonde vamos?

A diseñar y construir circuitos digitales reales que permitan solucionar problemas prácticos, reales, en la industria, laboratorio, hogar, ...

Por su complejidad, se requiere el uso de una metodología de diseño basada en un software que simplifique el trabajo del diseñador.

PHR
3 Tema 3: Metodología diseño lógica reprogramable.

UPM
DSI
ETSISI

Diseño y Desarrollo Digital Avanzado y Automático

A grandes rasgos, las fases de diseño son:

(entrada)
Conceptualización(*)
y modelización

➡

(implementación)
Validación y
verificación

➡

(salida)
Configuración

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

entity IR is
  Port (
    entradair : in std_logic_vector(7 downto 0);
    salidair : out std_logic_vector(7 downto 0);
    escribirir : in std_logic;
    clockir : in std_logic);
end IR;
        
```

LDH

SCH

(*): interpretar especificaciones y definir: SCH, TV, Ecuac. lógicas, FSMs, T. Transiciones, ...

PHR
4 Tema 3: Metodología diseño lógica reprogramable.

UPM
DSI
ETSISI



Dominios (3) y Niveles (5): Jerarquía (I)



Niveles de abstracción:



- **Circuito**
 - Valores continuos, Todo es electrónica, tiempo continuo
- **Lógico**
 - Valores lógicos (T.F), sólo computación, tiempo continuo
- **RT (Register Transfer)**
 - Palabras con valores discretos, control y procesamiento, tiempo discreto
- **Algorítmico**
 - Estructuras abstractas, dependencias en lugar de tiempo
- **Sistema**
 - Relaciones entre subsistemas, sincronización y protocolos



Diagrama Y de Gajsky-Khun



PHR
5 Tema 3: Metodología diseño lógica reprogramable.















UPM DSI ETSISI

Generalidades. Niveles de Abstracción

Los **Niveles de abstracción** se definen como el grado de detalle en que se encuentra una descripción HDL respecto a su implementación física. Son:

- Funcional o comportamental: relación funcional entre entradas y salidas. Sin referencias a la implementación. **"Lógico"**
- Arquitectural o de transferencia entre registros (RT): partición en bloques funcionales, planificación en tiempo de las acciones a realizar.
- Lógico o de puertas: se expresan los componentes del circuito en términos de ecuaciones o puertas lógicas. **"Físico"**

PHR 19 Tema 3: Metodología diseño lógica reprogramable.

UPM DSI ETSISI

Generalidades. Estilos de Descripción


Son:

- Algorítmico: indican la funcionalidad del circuito, componente o módulo. Similar a la descripción de los programas sw.
- Flujo de datos: se basa en ecuaciones y expresiones que reflejan el flujo de información y dependencia entre datos y operaciones.
- Estructural: se reflejan los componentes del circuito y su interconexión.

PHR 20 Tema 3: Metodología diseño lógica reprogramable.



UNIVERSIDAD POLITÉCNICA
DE MADRID



ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA DE
SISTEMAS INFORMÁTICOS

PROGRAMACIÓN HARDWARE RECONFIGURABLE

Tema 3: Metodología de diseño de
sistemas digitales con
lógica reprogramable

Vicente A. García Alcántara
Alejandro Leo Ramírez
Rodrigo Mariño Andrés

UPMDSIETSISI

Generalidades. Simulación Hardware

En el Diseño Automático, los HDLs pueden usarse como entrada para las herramientas de simulación.

Los simuladores, se utilizan para verificar el correcto funcionamiento de los circuitos, en cualquiera de las etapas de diseño.

Corrigen fallos sin necesidad de llegar a la implementación física.

Proceso Simulación hardware:

1. Descripción del circuito en un Sch o HDL.
2. Definición un conjunto de estímulos para realizar la simulación.
3. Simulación.
4. Análisis de la simulación (mediante: formas de onda, diagramas de tiempo o tablas de verdad).

PHR21 Tema 3: Metodología diseño lógica reprogramable.

UPMDSIETSISI



Generalidades. Síntesis Hardware

Proceso por el cual se obtiene una descripción para la implementación hardware a partir de una herramienta de captura de diseño.

Los HDL, se suelen utilizar como entrada en las herramientas de síntesis, obteniéndose por su salida, el diseño del circuito.

Pensar en el diseño hardware final a obtener mediante software. Realizar descripciones óptimas para implementación hardware.

PHR22 Tema 3: Metodología diseño lógica reprogramable.





POLITÉCNICA



ETS I SISTEMAS
INFORMÁTICOS

PROGRAMACIÓN HARDWARE RECONFIGURABLE

Tema 3:
Metodología de diseño de un sistema
digital con lógica reprogramable